加速器系列FPGA – ACT ™ 3 系列 Fe atur es •取代多达二十32宏单元CPLD实现 •取代多达一百20-pin PAL制式 ® 软件包 •高达1153专用触发器 • VQFP, TQFP, BGA,和PQFP软件包 •非易失，用户可编程 •装运前全面测试 • 5.0V和3.3V版本 •优化逻辑合成方法 •低功耗CMOS技术 A1415 1,500 3,750 40 15 200 104 96 264 80 100 84 100 — 100 — — — 108 MHz 63 MHz 110 MHz 250 MHz 250 MHz 7.5 ns A1425 2,500 6,250 60 25 310 160 150 360 100 133 84 100, 160 — 100 — — 132 108 MHz 63 MHz 110 MHz 250 MHz 250 MHz 7.5 ns A1440 4,000 10,000 100 40 564 288 276 568 140 175 84 160 — 100 176 — — 100 MHz 63 MHz 110 MHz 250 MHz 250 MHz 8.5 ns A1460 6,000 15,000 150 60 848 432 416 768 168 207 — 160, 208 — — 176 225 196 97 MHz 63 MHz 110 MHz 200 MHz 200 MHz 9.0 ns A14100 10,000 25,000 250 100 1,377 697 680 1,153 228 257 — — 208 — — 313 256 93 MHz 63 MHz 105 MHz 200 MHz 200 MHz 9.5 ns •高达10,000门阵列等效门 （最多25,000相当于PLD盖茨） •高度可预测的性能100%自动 布局布线 • 7.5 ns Clock-to-Output时报 •高达250 MHz上的芯片性能 •高达228用户可编程I / O Pins •四快速，低偏移时钟网络 •比500宏观职能的 设备 容量 门阵列等效门 PLD等效门 TTL当量软件包(40门） 20-Pin PAL制式的等效软件包(100门） 逻辑模块 S -模块 C -模块 专用触发器 1 用户I / Os（最大） 软件包 2 （按引脚数） CPGA PLCC PQFP RQFP VQFP TQFP BGA CQFP 性能 3 （最大，最坏情况下的商业） Chip-to-Chip 4 蓄电池(16-bit) 可加载计数器(16-bit) 预分频计数器(16-bit)可载入 数据通路，移位寄存器 Clock-to-Output (pad-to-pad) 注释： 1.一个触发器每的S -模块，两个触发器的每个I / O模块败笔. 2.见的包装可用性页面1-178产品计划. 3.基于A1415A-3, A1425A-3, A1440B-3, A1460B-3,和A14100B-3. 4. Clock-to-Output +安装 S e p t e m b e r 19 9 7 1-175 © 1997 Actel公司
|
|
